Wat is VHDL?
VHDL staat voor "very high-speed integrated circuit hardware description language". Het is een programmeertaal die wordt gebruikt om een digitaal systeem te modelleren door middel van dataflow, gedrags- en structurele modellering. Deze taal werd voor het eerst geïntroduceerd in 1981 door het Amerikaanse Department of Defense in het kader van het VHSIC-programma.
Wat doet een VHDL ontwikkelaar ?
VHDL wordt in het algemeen gebruikt om tekstmodellen te schrijven die een logisch circuit beschrijven. Zo’n model wordt vervolgens verwerkt door een syntheseprogramma. Een simulatieprogramma wordt gebruikt om het logische ontwerp te testen met behulp van simulatiemodellen. Zo kunnen de logische circuits die een interface vormen met het ontwerp weergegeven worden. Deze verzameling simulatiemodellen wordt gewoonlijk een testbench genoemd. Een VHDL simulator is typisch een event-driven simulator. Dit betekent dat elke operatie wordt toegevoegd aan een event wachtrij voor een specifieke geplande tijd.
In het dagelijks leven is hij Hockeyer en daarnaast studeert hij in Delft voor zijn master Electrical Engineering.
